2026 · 跨芯片可复用
学习总路线
目标杭州 AI 编译 / NPU 工具链 / 异构部署。把可复用层练厚 + 可演示交付物，而不是堆课单。
0. 对外一句
我做 边端异构上的编译与交接：类脑 SNN 图怎么优化、NPU/PPU 怎么部署切分、边上怎么验。
GPU / 未来芯片是可插后端；MLIR 管图，Triton 练算子铺砖（迁移能力，不是主战场改训推）。
不要做成：「纯 LLVM Backend Owner」或「纯训推基建」——和存量履历错位。
1. 学任何知识先对号入座
| 项目 | 知识落点 | 挂口卡 |
|---|---|---|
| bid_toolkit | 类脑：BID IR、SNNJIT、snn_dialect、部署编排 | ② |
| 3403/7606 + PPU / hybrid | 边端：厂商编译器边界、异构切分、量化对拍、core/wall | ① ④ ⑤ |
| LxCC | 绿场：方言/Pass、ABI、edge DMA、板上 golden | ② ④ ⑤ |
| triton_lab | 旁路：tiling/融合 → 面试与 NPU 算子岗 | ③ · compile |
2. 知识分层（换芯片后还留什么）
| 层 | 学什么 | 权重 |
|---|---|---|
| L0 | 存储层级；算力/带宽/启动；tiling·融合·流水；精度与 golden | 必练 |
| L1 | 图 IR + Pass；部署边 / ABI / 跨加速器交接 | 必练（LxCC） |
| L2 | Triton/Tile；MLIR Dialect 思维；autotune 直觉 | 主练 Triton |
| L3 | 某家 ATC/驱动/某一版 ISA | 够用即可 |
类脑 vs GPU：算子形态不同，但图分割 + 边契约 + 数值验收在类脑+NPU 上更稀缺——这是差异化。
3. 双轨时间
| 轨 | 内容 | 精力 | 在线入口 |
|---|---|---|---|
| A 算子 | Triton：add → matmul → softmax/LN；白板 tiling | ~60% | compile |
| B 图/契约 | LxCC 演示、异构切、部署边；MLIR 动机口述 | ~30% | 图谱 |
| C 求职 | 在职投杭州；录音面试 | ~10% | JD 权重 |
默认不做：完整 ISel 深挖、再造第三个编译器、整本龙书、Diffusion 全家桶、训推集群当主业。
4. 抗替代：只追加这五块
- 验收口径：core vs wall；带宽有界；量化误差预算谁签字
- 边界与责任：多后端时边的契约
- Roofline / 瓶颈提问：任意芯片先问「算死还是搬死」
- 轻量体系结构：SIMT / 张量单元 / 片上 SRAM 逼编译器做什么（读书摘）
- 人机分工：AI 写初稿 → 你写约束与对拍 → 再合入
AI 会取代的是：只调参、只搬运教程、说不清瓶颈与验收。你负责约束、对拍、否决错误优化。
5. 材料地图（手机优先）
- 五卡 · 知识图谱（每天背）
- compile / Triton（轨 A）
- Attention · MLA · 张量并行（知其然）
- 练习路径 · 性能模拟
- Triton 官方教程
- MLIR 概述（P0，2～3 集）
6. 每周最小闭环
本周：
- [ ] 一段可运行代码或 demo 更新（路径：____）
- [ ] 一次录音 ≤5′（tiling / 契约 / 为何 MLIR）
- [ ] （求职季）投递 ≥3 个对口岗位
- [ ] 不用 AI 代替验收：至少一组自己的 golden/数字连续两周没有可运行产物或录音 → 停刷视频，只做 lab。细节周表见 memory 周表。
7. 一句话收束
档次 = L0/L1 的瓶颈直觉 + IR/契约 + 可演示的 Triton/LxCC，而不是课单长度。
AI 越强，越要加码验收与边界；履历继续押异构编译与交接。